# ⑩ 公 開 特 許 公 報 (A) 平1-161912

@Int.Cl.1

識別記号

庁内整理番号

◎公開 平成1年(1989)6月26日

H 03 K 5/00 5/13 P - 7631-5 J 7631-5 J

審査請求 有 発明の数 1 (全6頁)

の発明の名称 半導体集積回路

②特 願 昭62-320432

纽出 願 昭62(1987)12月18日

⑫発 明 者 吉 森

坐

神奈川県川崎市幸区堀川町580番1号 株式会社東芝半導

体システム技術センター内

⑪出 願 人 株 式 会 社 東 芝

神奈川県川崎市幸区堀川町72番地

20代 理 人 弁理士 鈴江 武彦 外2名

明 網 書

1. 発明の名称

半導体集模回路

- 2. 梅許請求の範囲
- (1)制御アータに応じて遅延量が制御される可 変遅延型のクロック用入力パッファを具備してな ることを特徴とする半導体楽積回路
- (2)前記制御データは、外部から入力するシリアルデータをシフトレジスタに入力することによって待られる上記シフトレジスタのパラレル出力データであることを特徴とする前記特許請求の範囲第1項記載の半導体業機回路。
- (3) 前記制御データは、外部から入力するパラレルデータをレジスタに入力することによって得られる上記レジスタのパラレル出力データであることを特徴とする前記特許 餅水の範囲第1項記載の半導体集積回路。
- (4)前記レジスタは、外部からの制御入力によりラッチ制御が行われることを特徴とする前記特許請求の範囲第2項記載の半導体集積回路。

- (5)前記可変遅延型クロック用入力パッファは、 ゲートチェーンによる遅延発生業子およびこの遅 延発生素子の入力信号または出力信号を制御デー タのピットデータに応じて選択するマルチプレク サが複数段接続されてなることを特徴とする前記 特許請求の範囲第1項記載の半導体集積回路。
- (6)前記可変選延型クロック用入力パッファは、 クロック信号伝送路と接地端との間に、制御データのピットデータに応じてスイッテ制御される制御ゲートと選延発生用容量負荷とが頂列接続された回路が複数個並列に接続されていることを特徴とする前配特許請求の範囲第1項配載の半導体集積回路。
- (7) 前記可変遅延型クロック用入力パッファの出力と外部から入力する基準クロック信号との位相整を検出し、この位相差に応じてアップダウンカウンタの内容をアップダウン制御し、このアップダウンカウンタのパラレル出力データを前記制御データとすることを特徴とする前記特許請求の範囲第1項記載の半導体集積回路。

(8)前記可変遅延型クロック用入力パッファの分岐出力の一部を外部に取り出すための出力パッファを具備することを特徴とする前記特許請求の範囲第1項記載の半導体集積回路。

## 3. 発明の詳細な説明

[ 発明の目的]

(産業上の利用分野)

本発明は半導体集積回路に係り、特に同期動作のために使用されるクロックのスキュを防止する回路に関する。

## (従来の技術)

コンピュータ等の大規模論理システムのようにデジタル同期を必要とするシステムに使用されるクロック信号は、システムのタイミング上の動作基準となるものであり、システム全体にとの基準信号を如何に精度良く分配させるがは、システム全体の性能を左右する重要な技術である。近年、半導体集積回路技術の発展によって、大規模デジタルシステムのLSI(大規模集積回路)化が可能になるが、これに伴って高速処理を必要とする

法が知られている。

しかし、上記解 8 図(a) に示した方法は、専用のクロックライン 8 1 上のクロックスキュは破少するが、システムが大規模になった場合に、クロックパッファが階層 構造となり、下位層のクロックパッファ部分でのクロックスキュは低破されない。また、前記第 8 図(b) に示した方法は、本来必要でないパッファ負荷 8 4 … を各パッファ負荷条件を同一にする目的でクロック入力用パッファ 8 3 … に付加することになり、チップ面積がかなり増大してしまり。

また、上配第8凶(a),(b)の方法とも、異なる
LSI チップ間のクロックスキュを低減する上では
何ら有効でなく、システム全体としてクロック问
期に問題が生じる。即ち、たとえば第9凶に示す
システムのように、共通の主クロックバッファ
90から2個の LSI チップ 91,92にクロック
そ供給したとしても、一方の LSI チップ 91内の
クロックパッファ 93,94… と他方の LSI チップ

LSI 内でのクロックスキュおよび異なる LSI 間で のクロックスキュが問題となっている。

第7図は、LSIチップ70内の各論理回路アロック71,78のクロックパッファ73,74にクロック用入力パッファ75からクロックを共逸に供給する場合を示しているが、回路規模の増大と共にチップサイズも大きくなってくると、各クロックパッファ73,74の製造時の特性差及び負荷条件等によりクロックスキュが発生してしま

作速度には次に述べるような要因から差異が生じ、 結果としてシステム全体としてクロックスキュが 生じることになる。上記要因とは、(1)各チップ内 のクロックパッファに対する負荷の差、(2)各チッ プ製造時のプロセス条件の差、(3)各チップの温度 条件をよび電源電圧条件の差である。

(発明が解決しようとする問題点)

本発明は、上記したように LSI 内でのクロックスキュを破少させようとして専用のクロックラインを設けても必らずしも十分な効果が得ら問題がかなり増大してるシステムの場合に LSI 間でのクロックスキュが発生しているののでは、 がでいるとのでは、 がいるののでは、 がいるといるののでは、 がいるといるののでは、 がいるといるとなるというのができない。 彼のののののののののののでは、 がいるというでは、 がいるというできない。 はいりになり、 彼ののののののののののののののでは、 ないのののののののののののののでは、 はいりにない。

[発明の構成]

(問題点を解決するための手段)

本発明の半導体集積回路は、制御データに応 じて遅延量が制御される可変遅延型のクロック用 入力パッファを内蔵してなることを特徴とする。

(作用)

LSI チップ上の各国路プロックに可変遅延型クロック用入力パッファを設けておき、それぞれの遅延量を適切に調整することによって、LSI チップ内部でのクロックスキュを低減することがあって、このような LSI を複数値使用するシステムにおいて、各 LSI の可変遅延型クロック用入力パッファの遅延量をそれぞれ適切に調整することによって、システム全体のクロックスキュを低減することができる。

(寒施例)

以下、図面を参照して本発明の一実施例を詳細に説明する。

第1図は複数の論理プロック 2 …を有する LSI チップ 1 を示しており、外部からのクロック入力 が主クロック用入力パッファ 3 に入力し、との入 カパッファ 3 から各論理プロック 2 …の可変遅延

1 nsec の遅延量を有するものとすれば、 4 ピット の制御データによって 0 ~ 1 5 nsec まで 1 nsec 単 位で遅延量を可変設定することができる。

また、第3回に示す可変遅延20円の円のでは、入力パッファ31と放影形用御かいの信号伝送路33がが関係を選集機のでは、大きな変数のでは、大きな変数のでは、上記制のでは、1であるという。これが、10°になかった。これが、10°になかった。これが、10°になか。これが、10°になか。これが、10°になか。これが、10°になか。これが、10°になか。これが、10°になか。これが、10°になか。これが、10°になか。これが、10°にない。これが、10°にない。これが、10°にない。これが、10°にない。これが、10°にない。これが、10°にない。これが、10°にない。これが、10°にない。これが、10°にない。これが、10°にない。10°にないいい。10°にない。10°にない。10°にない。10°にない。10°にない。10°にない。10°にないい。10°にないいい。10°にない。10°にない。10°にない。10

上記したような第1図の LSI によれば、各論理 プロック 2 … の可変選延型クロック用入力パッファ 4 … の各遅延量をそれぞれ適切な値に設定する ことができ、これによって上記入力パッファ 4 … 型クロック用入力パッファ 4 … に共通に供給されている。この可変遅延型クロック用入力パッファ 4 … に対応して、遅延量制御データを与えるための例えばシリアル入力型のシフトレジスタ 5 … は LSI 外部から入力する制御データが設定されるようになっている。

の各出力間のクロックスキュを低値させることが できる。

なか、前配各人力パッファイ…に対応して設けられたシフトレジスタ5…に代えてレジスタを用い、とれに外部からパラレルを制御データを入力するようにしてもよい。

を通して生成した基準クロック信号を前配位相比 較ゲート 4 1 , 4 2 の各一方の入力とし、との位 相比較ゲート(1,(2の各他方の入力として前 記入力パッファ43の分岐出力の一部(内部クロ ック)を入力している。前記第2の位相比較ゲー トイ2は、上記基準クロック信号をインパータ 4 6 により反転した信号と前記内部クロックとを アンドゲート 4 7 に入力しており、第 5 図(b)に示 すように内部クロックが基準クロック信号より位 相が遅れている期間に出力Bとしてハイレベルの ペルスが発生する。一方、第1の位相比較ゲート 4 1 は、前配内部クロックをインパータ 4 9 によ り反転した信号と前記基準クロック信号とをアン ドゲート 5 0 に入力しており、第 5 図 (a) に示すよ うに内部クロック信号が基準クロック信号より位 相が進んでいる期間に出力Aにハイレベルのパル スが発生する。したがって、内部クロックと基準 クロック個号との位相差に応じてカウンタイイの 内容、ひいては入力パッファイ3の遅延量が制御 され、上配位相差が零になるように自動的に調整

各クロック出力をそれぞれモニタしたがら可変基延型クロック用入力パッファイ…それぞれの選延 虚が適切になるように、それぞれの制御データを 設定制御することによって、システム全体のクロックスキュを低く抑えるように動的に調整することができる。この場合、各 LSI チップ 6 0 … の各 クロック出力をモニタすることができるので、上 記調整を非常に高精度に、かつ安定に実行することが可能であり、システム全体の性能向上に大き な効果を発揮することができる。

#### [ 発明の効果]

上述したように本発明の半導体集積回路によれば、制御データに応じて遅延量が制御されい可変遅延型クロック用入力パッファを内蔵しているので、この入力パッファを低減させることができる。この場合、チップ内部に専用のクロックのなりなる。との場合、チップ内部に専用のクロック自入力パッファのはほぼ上記可変遅延型クロック用入力パッファの

されることにたる。

第6図は、本発明の応用例として、前記したよ りな可変遅延型クロック用入力パッファイを有す る LSI を複数個用いるシステムにおけるシステム 全体のクロックスキュを低級するための構成を示 している。即ち、LSIチップ60…は、それぞれ 可変選延型クロック用入力パッファ 4 …と、これ に制御データを与えるための遅延量設定用レジス タ 6 1 … と、上記入力ペッファ 4 … の分岐出力の 一部を LSI 外部でモニタするために出力するため のクロック出力パッファ62…を内蔵している。 上記入力ペッファ 4 … には、 LSI 外部のシステム 用の主クロックパッファ63から共通にシステム クロックが供給される。前記レジスタ61…は、 それぞれ LSI 外部から制御データ入力のラッチ制 御を行うためのレジスタイネーブル信号が独立に 与えられると共に、LSI外部の遅延量設定データ 用共通パス64からパラレルの制御データ入力が 与えられる。

上記システムによれば、各LSIチップ60…の


是延量制御素子かよび制御データ格納部に対けない。また、上記のような半導体集積回路を複数個用いるシステムにかいては、各条建回路の可変遅延型クロック用入力パッファで、発達することに対することに対することに対することがかって、上記半導体回路は、高速や型の大規模デジタルシステムに用いて好適である。

## 4. 図面の簡単な説明

第1図は本発明の半導体集積回路の一実施例を示す構成説明図、第2図かよび第3図は第1図中の可変遅延型クロック用入力パッファの相異なる具体例を示す側の路図、第4図は本発明の他の思統例を示すが相談明図、第5図(a)、(b)は第4図の動作を示すタイミンク図、第6図は本発明の応用例に係る大規模デジタル问期システムを示す構成説明図、第7図は従来のLSIのクロック入力系を示す構成説明図、第8図(a)、(b)は第7図のLSIに

おけるクロックスキュを低値させる従来の方法を 説明するために示す図、第9回は複数の LSI を用 いたシステムにおけるクロック入力系を示す図で ある。

4 , 4 3 … 可変遅延型クロック用入力パッファ、5 … シフトレジスタ、2 3 … ゲートチェーン、2 4 … マルチプレクサ、3 4 … 制御ゲート、3 5 … 容盤、4 1 , 4 2 … 位相比較用ゲート、 4 4 … アップダウンカウンタ、6 1 … レジスタ、6 2 … クロック用出力パッファ。



出與人代理人 弁理士 鈴 江 武 彦

第 1 🗵

